BEGIN:VCALENDAR
VERSION:2.0
PRODID:www.dresden-science-calendar.de
METHOD:PUBLISH
CALSCALE:GREGORIAN
X-MICROSOFT-CALSCALE:GREGORIAN
X-WR-TIMEZONE:Europe/Berlin
BEGIN:VTIMEZONE
TZID:Europe/Berlin
X-LIC-LOCATION:Europe/Berlin
BEGIN:DAYLIGHT
TZNAME:CEST
TZOFFSETFROM:+0100
TZOFFSETTO:+0200
DTSTART:19810329T030000
RRULE:FREQ=YEARLY;INTERVAL=1;BYMONTH=3;BYDAY=-1SU
END:DAYLIGHT
BEGIN:STANDARD
TZNAME:CET
TZOFFSETFROM:+0200
TZOFFSETTO:+0100
DTSTART:19961027T030000
RRULE:FREQ=YEARLY;INTERVAL=1;BYMONTH=10;BYDAY=-1SU
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
UID:DSC-1125
DTSTART;TZID=Europe/Berlin:20110622T130000
SEQUENCE:1308555334
TRANSP:OPAQUE
DTEND;TZID=Europe/Berlin:20110622T140000
URL:https://dresden-science-calendar.de/calendar/en/detail/1125
LOCATION:TUD Andreas-Pfitzmann-Bau\, Nöthnitzer Straße 4601069 Dresden
SUMMARY:Braunes: SoC-Debugging unter Benutzung von On-Chip Trace
CLASS:PUBLIC
DESCRIPTION:Speaker: Dipl.-Inf. Jens Braunes\nInstitute of Speaker: Institu
 t für Technische Informatik\, Professur für VLSI-Entwurfssysteme\, D
 iagnostik und Architektur\nTopics:\nInformatik\n Location:\n  Name: TUD An
 dreas-Pfitzmann-Bau (INF 1004  (Ratssaal))\n  Street: Nöthnitzer Straße 
 46\n  City: 01069 Dresden\n  Phone: \n  Fax: \nDescription: Für das Deb
 ugging und die Analyse des Laufzeitverhaltens von eingebetteten Systemen s
 pielt zunehmend On-Chip- Trace eine wichtige Rolle. Getrieben durch hohe E
 chtzeitanforderungen an die Applikationen\, Restriktionen des traditionell
 en Debug-Zuganges aufgrund von hoher Komplexität der SoCs und des verst
 ärkten Einsatzes von Multi-Core-Systemen\, bieten mittlerweile eine gan
 ze Reihe von Hardwareherstellern On-Chip-Trace-Lösungen für Ihre Mik
 rokontroller-Architekturen an. Damit ist es möglich\, sowohl Kontrollfl
 üsse als auch Datenflüsse aufzuzeichnen. Bedingt jedoch durch die An
 zahl potenzieller Datenquellen für Trace und die wachsende Taktfrequenz
  ist es heutzutage notwendig\, das dabei entstehende große Datenaufkomm
 en auf geeignete Weise schon auf dem Chip zu filtern und nur diejenigen Da
 ten an den Debugger weiterzugeben\, die für die jeweilige Debug- bzw. A
 nalyseaufgabe auch tatsächlich benötigt werden. Zur Konfiguration de
 rartiger Debug-\, Trace- und Analyseaufgaben und zur Parametrierung der On
 -Chip-Filter ist ein geeignetes Software-System notwendig. Die Entwicklung
  eines solchen Systems ist Thema der angestrebten Dissertation.    Der Vor
 trag gibt im ersten Teil einen Ãœberblick zum Stand der Technik des Trac
 e-basierenden Debuggings. Dabei sollen Lösungen\, mit On-Chip-Filter- u
 nd Trigger-Logik zur Reduktion der zu übertragenden Trace-Daten im Vord
 ergrund stehen. Aufgrund der mitunter recht hohen Komplexität der On-Ch
 ip-Filter- und Trigger-Logik ergeben sich dabei eine Reihe von Anforderung
 en an den Debugger\, um die angebotene Leistungsfähigkeit für den An
 wender nutzbar zu machen. Welche Möglichkeiten es gibt\, diesen Anforde
 rungen gerecht zu werden\, werden im Vortrag herausgearbeitet. Der zweiten
  Teil des Vortrages gibt einen Überblick über die in der Dissertatio
 n exemplarisch bearbeitete Unterstützung für die On-Chip-Filter- und
  Trigger-Logik der Multi-Core-Debug-Solution (MCDS) von Infineon.
DTSTAMP:20260411T164646Z
CREATED:20110610T073531Z
LAST-MODIFIED:20110620T073534Z
END:VEVENT
END:VCALENDAR