"Ein Framework zur Optimierung der Energieeffizienz von HPC-Anwendungen auf der Basis von Machine-Learning-Methoden”

Date

Dec 18, 2017

Time

11:00 AM - 12:00 PM

Speaker

Andreas Gocht

Affiliation

ZIH

Language

de

Main Topic

Informatik

Other Topics

Informatik

Description

Energieeffizienz ist ein sehr wichtiger Aspekt beim Betrieb von Hochleistungsrechnern. Optimierungen der Leistungsaufnahme sind nicht nur wichtig um den Energieverbrauch der Systeme und damit die Stromkosten zu reduzieren, sie sind auch zwingend notwendig, um das Ziel eines HPC-Systems mit Exascale-Leistung bei einem Energiebedarf von max. 20 MW zu erreichen. Neben der Möglichkeit der Erhöhung der Gebäude-Energieeffizienz– einschließlich der Kühlung – gibt es ein hohes Potenzial, durch eine an der Software angepassten Hardwarekonfiguration die Energieeffizienz zu erhöhen. Das Leibniz-Rechenzentrum der Bayerischen Akademie der Wissenschaften (LRZ) konnte durch eine solche Optimierung bis zu 6% Energie und damit bis zu 200.000� Stromkosten jährlich einsparen. Wenn in einer Erweiterung zum statischen Ansatz des LRZ die CPU-Frequenz dynamisch geändert wird während die Anwendung läuft, lässt sich die Energieeffizienz weiter steigern. Dabei wird der Energieverbrauch bei verschiedenen Konfigurationen vermessen, um abschließend für die verschiedenen Programmbereiche die jeweils effizienteste Einstellung zu wählen. Die initial erzielten Ergebnisse sehen bereits vielversprechend aus. Eine Änderung der Anwendungslast kann allerdings dazu führen, dass die Anwendung erneut optimiert werden muss. Gleiches gilt für Änderungen am Quellcode. Ziel dieser Dissertation ist es deshalb, ein Framework zu entwickeln, das auf Änderungen in Laufzeitverhalten oder Programstruktur von Programme eingehen kann. Dafür sind tiefe neuronale Netze besonders gut geeignet, da sie Zusammenhänge zwischen Eingabedaten und der Zielfunktion, in diesem Fall eine optimale Einstellung, lernen und generalisieren können. Zum Anlernen von neuronalen Netzen wird eine breite Datenbasis benötigt. Im HPC bieten sich dafür sogenannte Hardware Performance-Counter an, die verschiedene Ereignisse im Prozessor messen. Die manuelle Auswahl von relevanten Ereignissen stellt eine Herausforderung dar und muss für jede Prozessorarchitektur erneut erfolgen. Es gibt verschiedene Verfahren die genutzt werden können, um die Auswahl von Ereignissen zu automatisieren. Dass diese Verfahren genutzt werden können um neuronale Netze zu trainieren, haben erste Versuche gezeigt. Moderne Prozessoren bieten – neben der Möglichkeit eine Frequenz für die Prozessorkerne festzulegen – auch die Möglichkeit den sogenannten Uncore-Bereich zu regeln. Dieser ist für die Kommunikation der Kerne untereinander und mit dem Speicher zuständig. Um Ereignisse auszuwählen, die mit beiden Frequenzen korrelieren, wurden im Rahmen der Dissertation die oben genannten Verfahren erweitert. Neben ersten Ergebnissen wird das sogenannte Q-Learning vorgestellt, und evaluiert, inwieweit sich dieses mit tiefen neuronalen Netzen kombinieren lässt. Diese Veranstaltung wird unterstützt von ZIH.

Last modified: Dec 18, 2017, 8:48:18 AM