Modellierung von On-Chip-Trace-Architekturen für eingebettete Systeme

Date

Feb 1, 2012

Time

3:00 PM - 4:00 PM

Speaker

Dipl.-Ing. Kai-Uwe Irrgang

Affiliation

Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur

Language

de

Main Topic

Informatik

Other Topics

Informatik

Description

Die Notwendigkeit des Einsatzes von On-Chip-Trace zur nicht-invasiven Fehlersuche in und zur Analyse des Laufzeitverhaltens von eingebetteten Systemen wird vorangetrieben durch steigende Systemkomplexitäten, höhere Integration, sinkende Einsetzbarkeit klassischer Emulatoren und zunehmenden Restriktionen des traditionellen Debug-Zuganges. Eine der wesentlichen Herausforderungen ist die Beherrschung des beim Tracing anfallenden hohen Datenvolumens. Die begrenzenden Faktoren sind hauptsächlich der begrenzte Tracepuffer auf dem Chip sowie die begrenzte Bandbreite des Traceinterfaces. Eine möglichst effektive Vorfilterung und Kompression auf dem Chip erhöht die Dauer der ununterbrochenen verfolgbaren Programmlaufzeit. Der Vortrag gibt einen Überblick über den Stand der Technik von On-Chip-Trace-Architekturen. Der Schwerpunkt liegt auf dem nicht-invasiven Tracing des Instruktionsflusses von eingebetteten Prozessoren und Systemen. Vorgestellt werden akademische und industrielle Lösungen, wobei zwei Klassen in Bezug auf das Verhältnis von Hardwareaufwand zur Menge der anfallenden Tracedaten erkennbar sind. Neben den einfachen Lösungen mit vergleichsweise geringem Aufwand bei entsprechend niedriger Kompressionsrate und großem Volumen der Tracedaten existieren erheblich aufwendigere Lösungen mit einem großen Potential für die verlustlose Reduktion der Tracedaten. Die aufwendigen Ansätze sind bezüglich ihrer Effizienz jedoch deutlich stärker vom ausgeführten Programmcode abhängig als die einfacheren. Untersucht werden Möglichkeiten der Modellierung von On-Chip-Trace-Architekturen mit dem Ziel, die Lücke zwischen den Ansätzen skalierbar zu schließen. Es soll eine möglichst ausgeglichen hohe und vom zu tracenden Programmcode weniger abhängige Kompressionsrate bei gleichzeitig geringerem Hardwareaufwand im Vergleich zu den aufwendigen Ansätzen erreicht werden.

Last modified: Feb 1, 2012, 8:35:36 AM